

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63210823 A

(43) Date of publication of application: 01.09.88

(51) Int. CI

G02F 1/133 G09F 9/30

(21) Application number: 62042986

(22) Date of filing: 27.02.87

(71) Applicant:

**TOSHIBA CORP** 

(72) Inventor:

YANAGISAWA TOSHIO SHIBUSAWA MAKOTO ABE MASANARU

# (54) ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY ELEMENT


#### (57) Abstract:


PURPOSE: To improve display performance and uniformity of display in an image plane by arranging each display electrode of each picture element in the uppermost line or the lowermost line to form a capacity in combination with a wiring having a specified voltage impressed thereto.

CONSTITUTION: Display electrodes 21 in picture elements below the second line except the uppermost line forms a capacity 22 in combination with superposition 30 of preceding scanning lines Yi. On the other hand, a display electrode 23 in a picture element in the uppermost line excited by the scanning line Y1 forms a capacity 25 in combination with a superposition 31 through an insulating film for an earthed wiring 24 provided to above the picture element in the uppermost line. In contrast with this, when the electrode forms a capacity 22 in combination with a scanning line Yi in the succeeding line, a wiring 24 is formed just below the lowermost line forming a capacity 25 of a picture element arranged to the lowermost line. By this constitution, the display electrode has a structure forming a capacity in combination with a scanning line

or a newly provided wiring. Accordingly, all parts of the picture element becomes electrically almost equivalent, and the display characteristic and the uniformity of display in an image plane are improved.

COPYRIGHT: (C)1988,JPO&Japio





# Japanese Publication for Unexamined Patent Application No. 210823/1988 (Tokukaishou 63-210823)

#### A. Relevance of the Above-identified Document

This document has relevance to <u>Claims 1 and 11</u> of the present application.

# B. Translation of the Relevant Passages of the Document [EMBODIMENT]

In the following, details of the present invention is explained with reference to figures.

are views illustrating 2 Figures 1 and embodiment of the present invention. Figure 1 is an electrical equivalent circuit diagram, while Figure 2 is a plan view of a pixel provided in a vicinity of a top line. In Figure 1, TFTs are formed as transistors (20) at cross sections between scanning lines  $(Y_j)$  (j= 1, 2,  $\cdots$   $\cdots$ , n) and data lines  $(X_i)$  (i = 1, 2,  $\cdots$   $\cdots$  , m), while pixels, whose switching elements transistors (20), are provided in a matrix manner. And as illustrated in Figure 20, display electrodes (21) in the pixels on lines except of the top line (the first line), that is, lines from the second lines to the bottom, forms capacitors (22) by overlapping sections (30) that overlap with the scanning line (Yj) on one

line before, whereas display electrodes (23), which are turned on by a scanning line  $(Y_1)$  form capacitors (25) by overlapping sections (31) that overlap, via an insulating film, with a wire (24) that is grounded and is provided on the pixels on the top line. Moreover, the display electrodes (21) and (23) are connected with source electrodes of the transistors (20), whereas gates and drain electrodes of the transistors (20) are connected respectively to the scanning lines (Y1) and data lines  $(X_i)$ . And the scanning lines  $(Y_i)$ connected to a scan circuit 26, while the data lines connected with a hold circuit (27) are generates display data one horizontal line by one horizontal line. Moreover, a liquid crystal layer (29) is sandwiched between the display electrodes (21) and (23), and a common electrode (28). The liquid crystal layer (29) is driven by a potential difference between signals held by the display electrodes (21) and (23), and the common electrode (28).

Figure 3 is a cross-sectional view schematically illustrating the present embodiment. In the figure, a gate electrode (41), a gate insulating file (42), a semiconductor layer (43), the TFT that is composed by a source electrode (44) and a drain electrode (45), and a

display electrode (46) on a main surface of a glass substrate (40). One end of the display electrode (46) is connected to the source electrode (44). Further, on the main surface of the glass substrate (40), an alignment file (47) is formed so as to cover those sections. Thereby, an array substrate (48) is formed. On the other hand, a color filter (50), a protective file (51), a common electrode (52) and an aliment film (53) are formed sequentially on a glass substrate (49), thereby forming an opposite substrate (54). And, the array substrate (48) and the opposite substrate (54) are provided to face each other by a sealing material (not shown) surrounding them. A liquid crystal layer (55) is sandwiched between the array substrate (48) and the opposite substrate (54).

In the present embodiment, the pixels provided on the top line are electrically equivalent with the pixels provided on the lines from the second line to the bottom line, because the wire (24) exists. Because of this, the pixels provided on the top line are equivalent with the pixels provided on the lines from the second line to the bottom line, in terms of characteristics in writing signal voltages, and holding characteristics. Therefore, they have equivalent

display characteristics, thereby improving evenness in display within an screen.

Note that, in case, on the contrary to the present embodiment, the display electrode forms the capacitor (22) with the scanning line on the next line the wire (24), which is the characteristic feature of present invention, is formed on a line next to the bottom line, while the capacitors (25) of the pixels are provided on the bottom line. Moreover, the wire (24) for forming capacitors should be almost fixed to a predetermined voltage, but need not be grounded. The wire (24) may be at a constant voltage of 5 V, for example. Further, the wire (24) for forming capacitors need not be formed on the layer on which the scanning lines  $(Y_1)$  are formed. It is needless to say that, as long as the wire (24) forms capacitors equivalent with those of the other pixels, the wire (24) may have such a positional relationship with the scanning lines  $(Y_j)$ that the wire (24) is provided below the scanning lines  $(Y_j)$  with respect to the display electrode, on the contrary to the present embodiment.

#### ® 日本国特許庁(JP)

## ⑩ 公 開 特 許 公 報 (A) 昭63-210823

⑤Int.Cl.\* 識別記号 庁内整理番号 ④公開 昭和63年(1988)9月1日 G 02 F 1/133 G 09 F 9/30 3 3 8 C-7335-5C 審査請求 未請求 発明の数 1 (全4頁)

②特 顧 昭62-42986

**②出 顧 昭62(1987)2月27日** 

砂発 明 者 柳 泽 俊 夫 神奈川県横浜市磯子区新杉田町 8 株式会社東芝横浜金属工場内

母発明者阿部昌匠兵庫県姫路市余部区上余部50株式会社東芝姫路工場内

⑪出 顋 人 株式 会社 東芝 神奈川県川崎市幸区堀川町72番地

②代理 人 弁理士 則近 憲佑 外1名

#### 明 粗 書

#### 1. 発明の名称

アクティブマトリックス型液晶表示素子

#### 2. 特許請求の範囲

(2) 前記表示電極は前行の前記走査線と容量を形成し、最上行に配置された前記画案の表示電極は更に上部に形成された前記配線と容量を形成することを特徴とする特許請求の範囲第1項記載のアクティブマトリックス型液晶表示素子。

(3) 前記表示電極は次行の前記走査線と容異を形成し、最下行に配置された前記画業の表示電極は 更に下部に形成された前記配線と容量を形成する ことを特徴とする特許排水の範囲第1項記載のア クティブマトリックス型液晶表示素子。

#### 3. 発明の詳細な説明

#### [発明の目的]

#### (産業上の利用分野)

この発明は、トランジスタをスイッチ案子として表示電極アレイを構成したアクティブマトリックス型波晶表示素子に関する。

#### (従来の技術)

最近、液晶やエレクトロルミネッセンス(EL)を用いた表示装置は、テレビ表示やグラフィックディスプレイ等を指向した大容量で高密度のアクティプマトリックス型表示装置の開発及び実用化が低んである。このような表示装置では、クロストークのない高コントラストの表示が行えるように半導体スイッチが用いられる。その半導体スイッチとしては、単結晶シリコン基板上に形成され

第4回はTFTを鍛えた表示電極アレイを用い た変晶表示装置の等価国路圏である。両圏におい て、(X<sub>|</sub>) (i = 1, 2, ......, m) は適常デ ータ際として用いられる列選択線、(Yi)(j ■ 1 . 2 . …… . n ) は適常走査線として用いら れる行選択線であり、これらデータ線(Xi)と 走査線(Y j )の各交点位置にTFT(1)が設 けられている。そしてTFT(1)のドレインは 列ごとにデータ籍(Xi)に接続され、ゲートは 行ごとに走査幕(Yj)に接続されている。また 表示句框(2)はそれぞれTFT(1)のソース に接続され、この表示電極(2)と対向遺極(3) との間に波晶(4)が挟持される。この波晶(4) は、表示電艦(2)に保持される信号と対向電機 (3)との常位差により駆動される。信号電圧は、 液晶容量(5)により保持することができるが、

この発明は、トランジスタをスイッチ素子とし、 表示電極と前式いは後の定査線との騒なりにより、 容量を形成する構造のアクティブマトリックス型 波晶表示素子の表示性能や固面内表示の均一性を 向上させている。

#### [発明の構成]

(時間点を解決するための手段)

この発明は上記構造のアクティブマトリックス

信号蓄放容量(6)を並列に取け、信号保持能力を強化することが多い。信号蓄積容量(6)を形成する方法の一つとして、第3図に示すように前後の走査線(Yj)と表示電極(2)との間に容量形成する方法がある。この方法では、面積利用効率がよく、いわゆる関口率を大きくとれるという長所があり、例えば特関昭 58-106860号公報に記載されている。

#### (発明が解決しようとする問題点)

型液晶表示素子に関し、定弦線とは別個に配線を 設け、最上行或いは最下行に配置される各面素の 表示電極が所定の電圧を印加した前述の配線と容 盤を形成するものである。

#### (作用)

この発明は、すべての表示電極が走査線或いは 新たに設けた配線と容量を形成する構造なので、 画素全部が電気的にほぼ等値になり、表示特性や 画面内表示の均一性が従来に比べ向上する。

#### (実施契)

以下、この発明の詳細を図面を参照して説明する。

第1図と第2図は、この発明の機成の一実施例を示す図であり、第1図はこの実施例の電気的な等価回路図、第2図は最上行付近に配置される面素の平面図を表している。第1図において、走魚線(Yj)(J=1.2.……。m)とデータ線(Xi)(i=1.2.……。m)の交換ない。ランジスタ(20)としてTFTが形成されてり、このトランジスタ(20)をスイッチ素子として有

する画案がマトリックス状に配置されている。そ して、第2図からも明らかなように、最上行(第 1行)を除く第2行以下の画案内の表示環極(21) は、前の走査織(Y <sub>j</sub> )との重なり(30)により 容量 (22) を形成しているのに対し、走査稳(Y , )により励起される最上行の画案内の表示電極 (23)は、最上行の画素の上に設けられた接地し た配線 (24) との絶极膜を介した重なり (31) に より、容量(25)を形成している。また、表示電 艦 (21) , (23) は対応するトランジスタ (20) のソース電極に接続され、トランジスタ(20)の ゲート及びドレイン電極は、それぞれ対応する走 査鄔(Y j )とデータ籐(X j )に接続されてい る。そして走査線(Yj)は走査回路(26)に接 終され、データ線(X<sub>i</sub>)は一水平ライン単位で 表示データを発生するホールド回路(27)に接続 されている。また、表示電極(21)。(23)と共 通電極 (28) との間に液晶圏 (29) が狭持され、 波晶暦(29)は表示電極(21), (23)に保持さ れる信号と共通電極(28)との電位差により駆動

て、その表示特性も闘等になり、齟順内表示の均 一性が向上する。

なおこの実施例とは22)を形合には、表示電極が次行のは、表示電極が容合には、を容容のする記録(24)を形成する記録(25)を形成である容別である容別である容別である容別である容別である。また哲量では、ないが、といる。また哲量では、はならないが、というのではないが、というのではないが、というのではないが、というのではないが、というのではないが、というのではないが、というのではないが、というのではないが、というのではないが、というではないが、というではないが、というではないが、というではないが、というではない。

#### [発明の効果]

この発明のアクティブマトリックス型液晶表示素子は構造上、すべての画素の表示電極が走査線 或いは所定の電圧が印加された配線と容量を形成 することができるので、全画面にわたって均一性 される。

第3回はこの実施例の要がを示す所面図である。 周図において、ガラス望板(44)の一主面上半導体 2000年である。 200

この実施例では、配線(24)が存在することにより、最上行に配置される画案は、第2行以下に配置される画案と電気的にほぼ等価となり、信号電圧の翻込み特性や保持特性が周等になる。従っ


の高い表示が可能になる。

#### 4. 図面の簡単な説明


第1図はこの発明の一実施例を示す等価回路図、第2図はこの発明の配線付近の一例を示す平面図、第3図はこの発明の要都の一例を示す断面図、第4図は従来のアクティブマトリックス型液晶表示素子の要都の一例を示す平面図である。

- (Yj)……走查稳、
- (X;)……データ線、
- (20) ……トランジスタ、
- (22), (25)……容量、
- (24) ……配線、
- (28), (52)……共通電板、
- (29), (55)……被品灣、
- (48) --- アレイ基板、
- (54) ------対向基板。

### 特開昭63-210823(4)



.第、2



第3萬

